电子设计自动化工具（synapticad product suite） 是一款电子互动设计工具，这个互动概念贯穿于所有的接口。您可以开始分析和模拟设计理念，毋须经完成整个电路模型或示意图，帮助工程师他们的设计进行批判性的审视。电子设计自动化（eda:electronic design automation）是将计算机技术应用于电子设计过程中而形成的一门新技术，它已经被广泛应用于电子电路的设计和仿真，集成电路的版图设计、印刷电路板的设计和可编程器件的编程等各项工作中。 模拟集成电路以及混合 电路设计 自动化的发展尚不成熟，能提供主要的自动化功能的软件有cadece virtuoso和bteda。

功能特色：

1.testbencher pro：

用于从独立于语言的时序逻辑表生成交互式vhdl,verilog, openvera,e, 和testbuilder 测试基准及总线功能的模型。生成的测试基准能提供基于仿真相应的不同的激发向量，以便于测试基准功能作为一个被测试系统环境的动作模型正常工作。 testbencher pro是一个优秀的测试大规模fpga 和 asic设计的工具。

2.waveformer pro：

由时序图分析器、模拟器和测试向量生成器组合而成。它为设计人员提供了一个集成的环境，可以用来开发数字和模拟线路的时序图。waveformer pro可以由spice模拟器， mathematica ，或matlab等工具输入模拟数据。还可以利用waveformer pro 内部拥有的波形函数直接生成模拟信号；或者将从总线上得到的数字信号变换成模拟信号。还可以将模拟信号波形逐段线性地变换成spice模拟器的电压信号源。

3.simutag：

一款功能强大和实时地查证出 fpgas 的错误的系统。可经由比较fpga 功能规则反证rtl样式模拟规则，迅速发现逻辑和综合错误。

4.bughunter pro：

一款用于 verilog， vhdl 和 c++ 模拟器的图形调试系统。bughunter 支持所有主要的 hdl 模拟器，其主要功能包括：单一步骤调试、波形数据串流、项目管理等等。可以侦测程序与帮助系统的交互过程从而发现问题所在。

5.verilogger pro：

verilog模拟器软件。提供一个综合了传统verilog模拟器所有特征的仿真环境，它具有强大的图形测试矢量产生器。verilogger的快速模型测试使用户可以对设计中的每个模型进行“自底向上”的测试。

6.pinport：

提供数字硬件与verilog 或c++的虚拟接口环境。

7.datasheet pro：

时间表文件夹管理工具。

8.timing diagrammer pro：

时间表设计工具。

9.gigawave viewer：

波形观测器。